More tweaks.
[riscv-talks.git] / 2016-redhat / 2020-boring.html
index 6da920b..029db44 100644 (file)
@@ -4,11 +4,11 @@
 
 <h1>What is RISC-V?</h1>
 
 
 <h1>What is RISC-V?</h1>
 
-<blockquote>
-<i>[RISC-V]'s not supposed to be "different from other architectures".
+<blockquote style="margin-top: 20%;">
+<i><q>[RISC-V]'s not supposed to be "different from other architectures".
 It's supposed to be as familiar as possible to compiler writers and
 CPU designers, minimizing novelty and surprises and maximizing
 It's supposed to be as familiar as possible to compiler writers and
 CPU designers, minimizing novelty and surprises and maximizing
-precedent so that it can become the <b>Standard Boring ISA</b>.</i> <br/>
+precedent so that it can become the <b>Standard Boring ISA</b>.</q></i> <br/>
 </blockquote>
 <p style="text-align: right; margin-right: 3em;">
 &mdash; Stefan O'Rear on <a href="https://groups.google.com/a/groups.riscv.org/forum/#!forum/isa-dev">the isa-dev mailing list</a>
 </blockquote>
 <p style="text-align: right; margin-right: 3em;">
 &mdash; Stefan O'Rear on <a href="https://groups.google.com/a/groups.riscv.org/forum/#!forum/isa-dev">the isa-dev mailing list</a>